职位描述 1、参与芯片整体以及子系统的时钟与复位方案的开发交付，完成综合SDC的设计交付 2、完成芯片整体以及子系统的Lint、CDC检查；完成综合后的STA报告分析与对应的设计优化工作 3、完成一致性检查与最终的网表交付 4、与后端工程师配合完成PR问题的优化工作 5、撰写相关技术文档、分析报告等 任职条件 1、集成电路、微电子、电子工程、计算机等相关专业 2、熟悉Verilog语言；了解Python, Perl, Tcl等脚本语言 3、熟悉芯片设计流程，对时钟与复位系统有一定理解 4、熟悉前端EDA工具，如Lint工具，DC/PT/Formality工具等 5、具有较强学习能力和逻辑思维能力；有敬业精神，能够自我驱动 简历投递： hr@rigol.com 网申链接： https://www.moseeker.com/positions/index/cid/2502328
职位描述 1、参与全芯片物理设计交付，包括IO布局、floorplan规划、电源规划、单元布局布线、时序分析与修复、IR drop分析、RDL设计、物理验证等 2、参与解决后端PR问题，如congestion问题等，与前端工程师共同分析优化解决PR问题 3、交付数字芯片GDS文件，以及相关的脚本工具等 4、撰写相关技术文档、分析报告等 任职条件 1、集成电路、微电子、电子工程、计算机等相关专业 2、了解Python, Perl, Tcl等脚本语言 3、熟悉芯片设计流程，熟悉后端相关EDA工具，如ICC， Innovus等 4、了解从Netlist到GDS的设计交付方法，了解DRC检查与LVS检查及修正方法 5、具有较强学习能力和逻辑思维能力；有敬业精神，能够自我驱动 简历投递： hr@rigol.com 网申链接： https://www.moseeker.com/positions/index/cid/2502328