职位描述：
-独立完成ASIC功能模块的验证任务，包括：制定验证方案，搭建测试环境，编写测试用例，仿真debug
-负责芯片顶层及子模块的逻辑综合和时序分析; 以及相关DFT RTL代码编写，扫描链，MBIST电路，边界扫描电路插入，以及测试pattern的生成及仿真等
-作为芯片的设计者，配合系统工程师、物理实现工程师和测试工程师，解决功能验证、平面布置图设计、时序优化/收敛、可测试设计和芯片测试方面的问题
职位要求：
-硕士及以上学历，电子工程或计算机科学相关专业
-熟悉RTL Coding/UVM (Verilog/SystemVerilog)
-熟悉ASIC的设计流程，特别是从规格文档到架构定义，再到RTL实现、验证和综合
-熟练应用EDA工具（Synopsys或Cadence）：VCS、Xcelium、DC、PT等
-熟悉C/C++语言、perl、python等脚本语言
-熟悉SOC片上总线协议如AMBA、NOC的优先
-有GPU/CPU、ARM、RISC-V等处理器设计背景优先
-有USB、PCIe、Ethernet、DDR、SD/eMMC、SPI、CAN等接口背景的优先

职位描述：
-设计开发深亚微米下的基础IP电路，包含标准单元，存储器和用于优化芯片性能功耗面积的定制电路；
-指导版图工程师，并基于后仿真结果协助其优化版图；
-库的特征化以及产生数字设计流程所需的设计模型，包含Synopsys liberty model，verilog等；
-设计标准单元/存储器的电路测试芯片，并协助测试工程师进行测试。

职位要求：
-电子工程等相关专业硕士以上学历；
-掌握电路设计并有实际项目经验，同时具备扎实的器件物理知识；
-熟悉脚本语言和行为模型，比如Tcl，Perl，Verilog等，并具备相关经验。会使用Cadence/Synopsys/Mentor的主要EDA工具；
-富有事业心和团队合作精神，良好的中英文听说读写能力。